# DATA MEMORY WITH ASYNCHRONOUS READ TESTBENCH

**Tóm tắt 8 giai đoạn kiểm thử của Testbench (T0 -> T7)**

- **T0 — Khởi tạo toàn bộ bộ nhớ:** Ghi ngẫu nhiên vào toàn bộ 256 từ (1 KB) để đưa bộ nhớ từ trạng thái chưa xác định X về trạng thái có dữ liệu chuẩn.
- **T1 — Kiểm tra địa chỉ biên (Boundaries):** Kiểm tra từ đầu tiên (0x1000_0000), từ cuối cùng (0x1000_03FC), và các địa chỉ nằm sát ngoài vùng (0x1000_0400, 0x0FFF_FFFC) phải trả về 0.
- **T2 — Kiểm tra Little-Endian & 4 đường Byte Lane (i_bmsk):** Thử ghi đè từng byte (Lane 0 đến Lane 3) tại địa chỉ 0x1000_0100 để đảm bảo thứ tự byte đúng chuẩn Little-Endian.
- **T3 — Kiểm tra tất cả 16 trường hợp của i_bmsk (**0 ... 15**):** Thử nghiệm mọi tổ hợp ghi 4-bit mask.
- **T4 — Kiểm tra cờ cho phép ghi (i_wren = 0):** Kéo i_wren = 0 và kiểm tra bộ nhớ không bị ghi đè.
- **T5 — Kiểm tra địa chỉ ngoài vùng (Out-Of-Range - OOR):** Thử ghi vào các địa chỉ hợp lệ giả/ngoài dải và quét lại bộ nhớ để đảm bảo không bị hiện tượng ghi nhầm (aliasing).
- **T6 — Đọc bất đồng bộ tốc độ cao (Combinational Sweep):** Đổi địa chỉ liên tục mỗi #0.05ns trong cùng một phase clock để khẳng định cổng đọc là mạch tổ hợp thuần túy.
- **T7 — Fuzzing Test (30,000 chu kỳ):** 80% truy cập địa chỉ hợp lệ, 20% truy cập ngoài dải địa chỉ với các thao tác đọc/ghi ngẫu nhiên.